4 月 28 日消息,韓媒 SE Daily 援引業(yè)界消息報道稱,三星電子內(nèi)部已制定了在第 7 代 10nm 級 DRAM 內(nèi)存工藝 1d nm 后即導(dǎo)入 VCT 垂直通道晶體管技術(shù)的路線圖,相關(guān)產(chǎn)品有望最早于 2~3 年內(nèi)面世。
據(jù)悉三星電子在 1d nm 后的下代 DRAM 工藝上曾考慮過 1e nm 和 VCT DRAM 兩種選擇,最終選擇了有望“改變游戲規(guī)則”的后者,并將 1e nm 先行研究組織合并到 1d nm 團隊中以推進 1d nm 的開發(fā)。

報道指出,VCT DRAM 固然可通過對三維空間的有效利用大幅度提升存儲密度,但這一技術(shù)也面臨著巨大的開發(fā)難度:一方面,其需要跨越傳統(tǒng)內(nèi)存技術(shù)的壁壘;另一方面,該類型內(nèi)存需要未在現(xiàn)有 DRAM 中應(yīng)用的先進封裝工藝。
另一方面,報道還稱三星電子在 DRAM 業(yè)務(wù)中的最大競爭對手 SK 海力士目前的大致規(guī)劃是 1d nm -> 0a nm -> VG DRAM